一个从零开始写的极简、非常易懂的RISC-V处理器核。
xilinx FPGA模块
1.async_fifo(异步FIFO)
基于LoongArch32R指令集的单发射六级流水线处理器IP,龙芯杯决赛中频率达到145MHZ,可启动Linux操作系统。
从 Netlist 到 GDS 的开源芯片设计 EDA 平台
This repo is GenshinCPU From NWPU(NSCSCC First Prize)
chiplab项目致力于构建基于LoongArch32 Reduced的soc敏捷开发平台