一个从零开始写的极简、非常易懂的RISC-V处理器核。
基于SPI的FPGA与MCU简易通讯,以EP4CE15与STM32F407为例
iFlow用于支持数字芯片后端自动化设计流程,支持skywater130工艺,openroad和iEDA工具。
HDLGen是一个HDL/RTL生成工具,支持在Verilog里内嵌Perl或Python script来帮助快速、高效地生成期望的设计,支持Perl或者Python的所有数据结构和语法,有若干内嵌函数来提高效率,也支持扩展API,支持自动Instance、自动信号生成、IPXACT、JSON、XML、模板等输入来减少手动工作、提高开发效率、降低出错几率,大大提高IP开发和SOC集成的效率
一个基于 RISC-V 指令集的 CPU 实现(成功移植到野火征途 PRO 开发板),以及从零开始写一个基于 RISC-V 的 RT-Thread~