一个从零开始写的极简、非常易懂的RISC-V处理器核。

一个基于 RISC-V 指令集的 CPU 实现（成功移植到野火征途 PRO 开发板），以及从零开始写一个基于 RISC-V 的 RT-Thread~

Verilog常用基础CBB，包括异步处理，FIFO，AMBA，数学运算，仲裁器，ECC，CRC，PRBS，NCO，regs，SPI，I2C，PID，FIR等。

视频旋转（2019FPGA大赛），该作品最终晋级决赛，并获得紫光同创企业特别奖。

嵌入式诊断相关的程序

Verilog实现数字锁相放大器。

个人学习笔记汇总

包含3个独立模块：UART接收器、UART发送器、UART交互式调试器。

OpenTSN4.0开源项目的新特性：（1）交换平面深度解耦，硬件代码由TSS（时间敏感交换），TSE（时间敏感端），HCP（硬件控制点）和OEM（Opensync MAC）实现。（2）集成了TSN硬件测试工具流量规划生成器TSNBuilder、TSN流量测试仪，用户可根据需要运行OpenTSN4.0交换机、网卡、控制器来进行实验验证。

该库是用标准 Verilog (2005) 编写的，包含超过 25,000 行 Verilog 代码，超过 150 个单独的模块。功能示例包括：FIFO、SPI（主/从）、GPIO、高速链路、存储器、时钟电路、同步原语、中断控制器、DMA。