登录 注册
开源软件 企业版 特惠 高校版 私有云 博客 持续集成流水线
全部推荐项目
开源许可
MulanPSL-2.0 0BSD AFL-3.0 AGPL-3.0 Apache-2.0 Artistic-2.0 BSD-2-Clause BSD-3-Clause BSD-3-Clause-Clear BSL-1.0 CC-BY-4.0 CC-BY-SA-4.0 CC0-1.0 ECL-2.0 EPL-1.0 EPL-2.0 EUPL-1.1 EUPL-1.2 GPL-2.0 GPL-3.0 ISC LGPL-2.1 LGPL-3.0 LPPL-1.3c MIT MPL-2.0 MS-PL MS-RL MulanPSL-1.0 MulanPubL-1.0 MulanPubL-2.0 NCSA OFL-1.1 OSL-3.0 PostgreSQL UPL-1.0 Unlicense WTFPL Zlib
Verilog
全部语言 Java JavaScript HTML CSS Python PHP C C++ Shell C# Go Objective-C TypeScript Android Kotlin Ruby NodeJS Assembly Swift Dart 其他 Lua Matlab HTML/CSS 微信 Perl PowerShell Scala Rust Groovy C/C++ XSLT Docker R Pascal QML Erlang FORTRAN CoffeeScript ActionScript ASP Delphi SQL TeX/LaTeX Smalltalk Emacs Lisp Visual Basic VHDL M 易语言 Awk LiveScript Clojure Julia Common Lisp Scheme XML Haskell Arduino VimL AutoHotkey Elixir Pawn D Standard ML Ada OCaml 汇编 YAML Logos Prolog ColdFusion Puppet Vala Haxe Racket Lisp Scilab Coq Crystal Slash DOT eC Eiffel Zephir Nemerle
最新推荐
Stars 最新推荐 最近更新
8241888 xiaowuzxc 1640229265

xiaowuzxc/小麻雀处理器

62
Verilog编写的RISC-V处理器，支持RV32IM指令集，机器模式，单周期指令，哈佛结构，AXI4-Lite总线。MCU级别的处理器，麻雀虽小，五脏俱全。riscv有无限可能，未来将不断完善，大家的支持是我前进的动力。
RISC-V
软核
Verilog
RISC-V 开发
|
13天前
8241888 xiaowuzxc 1640229265

xiaowuzxc/大黄鸭处理器

95
从零写一个16位处理器，采用自主设计的大黄鸭指令集，单周期3级流水线，8位指令双发射。配套大黄鸭汇编器，简化程序开发。目前主体设计已完成，大家的支持是我前进的动力。
软核
指令集
Verilog
智能硬件
|
3个月前

DENGCHOW/yuheng-riscv-soc

94
玉衡是一款从零开始写的 RISC-V 内核的处理器，基于 Verilog 硬件设计语言实现，五级流水线设计，支持 RV32IMFD 指令集，支持中断，支持 RT-Thread Nano 3.1.5
Verilog
RISC-V 开发
|
3个月前
8650835 deepcomm 1625368542

fibercomm2021/PSTR17R5B

8
使用DDS芯片AD9914产生线性扫频信号
Verilog
芯片开发
|
1年前

项天/OpenGPU2020

60
支持OpenGL ES 1.1的GPU内核
Verilog
图像处理
|
2年前

YouXiaoquan/VerilogHDL-Tutorial

142
FPGA&VerilogHDL应用设计教程，包括课程思维导图、各章实例、各实验源码、综合实验例程。
Verilog
图书/手册/教程
|
10天前
5322946 liangkangnan 1578984522

liangkangnan/tinyriscv

1.8K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
Verilog
智能硬件 RISC-V 开发
|
1天前

RZJM/Miz702_HDMI

0
基于zynq的HDMI驱动,开发环境：Miz702开发板（兼容zedboard），vivado 2015.2
Verilog
智能硬件
|
6年多前

RZJM/Miz702_VGA

8
基于zynq的VGA驱动,开发环境：Miz702开发板（兼容zedboard），vivado 2015.2 1.480*640 分辨率 2.显示静态彩色图片
Verilog
智能硬件
|
6年多前
今日热门
本周热门
liangkangnan/tinyriscv
1.8K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
Chris_William/BIT-MINI-5-LEVEL-PIPLINE-MIPS-CPU
4
BIT计科大四小学期5级流水线CPU
Chris_William/BIT-MINI-MIPS-Single-Cycle-CPU
4
北理工大四小学期，自制MIPS单周期CPU
Yanfuti/yanfuti_icc2_block
13
Open lab for Synopsys ICC2 block level implementation : from floorplan to chipfinish
xiaowuzxc/异步FIFO的纯verilog实现
13
纯verilog构建异步fifo，附带仿真脚本。读写端口各有一组时钟、读写使能、读写端口、满空指示、fifo使用量。源码结构清晰，注释完备，易于理解。
JackMa007/zju-icicles
176
浙江大学课程攻略共享计划
liangkangnan/tinyriscv
1.8K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
LMOS/极客时间-计算机基础实战课
23
计算机基础实战第一季
DENGCHOW/RiscSoC
9
RiscSoC 是一个芯片集成项目，包含了 Cortex-M0、Cortex-M3、MIPS、RISC-V、4-BIT 等内核的 SoC 集成，部分 SoC 使用的自己设计的内核
DENGCHOW/yuheng-riscv-soc
94
玉衡是一款从零开始写的 RISC-V 内核的处理器，基于 Verilog 硬件设计语言实现，五级流水线设计，支持 RV32IMFD 指令集，支持中断，支持 RT-Thread Nano 3.1.5
杨怡/yyriscv
3
This project is a RISC-V CPU with 5-stage pipeline implemented in Verilog HDL, which is a course project of Smart chip Practice, automation specialty @ Tongji University.
william/uvm-mcdf
5
取自路科验证V2Pro-UVM入门进阶实验lab5源码
Chris_William/BIT-MINI-MIPS-Single-Cycle-CPU
4
北理工大四小学期，自制MIPS单周期CPU
openfpga/AMBA_AXI_AHB_APB
3
github from https://github.com/adki/AMBA_AXI_AHB_APB
Chris_William/BIT-MINI-5-LEVEL-PIPLINE-MIPS-CPU
4
BIT计科大四小学期5级流水线CPU
Mr.J/MotionControlCard
9
fpga+arm+qt运动控制卡
点此查找更多帮助

搜索帮助

Git 命令在线学习 如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大，如何减小？
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release（发行版）
将 PHP 项目自动发布到 packagist.org
查看更多搜索结果
回到顶部
挂件 关闭按钮