适用于芯片前端设计与验证工作,融合多种功能的project公共环境
该库是用标准 Verilog (2005) 编写的,包含超过 25,000 行 Verilog 代码,超过 150 个单独的模块。功能示例包括:FIFO、SPI(主/从)、GPIO、高速链路、存储器、时钟电路、同步原语、中断控制器、DMA。
一个从零开始写的极简、非常易懂的RISC-V处理器核。
使用LTspice设计仿真电路,使用AD进行电路和PCB的绘制,在Quratus II平台使用Verilog语言编写下位机程序,进行16通道同步采集,使用的接口有SPI,RS485,UDP等,下位机接收上位机指令可以改变滤波范围(0-10kHz、0-15kHz、0-20kHz),动态增益(0-40dB)和启停采集,测试达到设计要求。
一个简单的mips cpu的设计,已通过fpga的验证
Zynq7010 FPGA eink controller
纯verilog构建异步fifo,附带仿真脚本。读写端口各有一组时钟、读写使能、读写端口、满空指示、fifo使用量。源码结构清晰,注释完备,易于理解。