用的是正点原子的领航者v2,主要记录笔记,基本上不上源码
Zynq7010 FPGA eink controller
一个从零开始写的极简、非常易懂的RISC-V处理器核。
简易的RISC-V五级流水线标量处理器:CK_RISCV;
支持RV32I指令集,使用Veriog编写,简单易懂;
参照公司研发环境,设计一套规范的设计与验证环境;
玉衡是一款从零开始写的 RISC-V 内核的处理器,基于 Verilog 硬件设计语言实现,五级流水线设计,支持 RV32IM 指令集,支持中断,支持 RT-Thread Nano 3.1.5
小麻雀处理器SparrowRV采用RISC-V架构,支持RV32IMZicsr指令集,2级流水线,哈佛结构,配有中断系统。MCU级别的处理器,麻雀虽小,五脏俱全。
chiplab项目致力于构建基于LoongArch32 Reduced的soc敏捷开发平台