SEGGER Embedded Studio Prebuilt Projects For Nuclei Processor Core
华中科技大学系统能力综合培养课程(蓝牙小车)配套内容。修改版riscv-fesvr(https://github.com/riscvarchive/riscv-fesvr),支持ioctl调用以及mmap和munmap。
玉衡是一款从零开始写的 RISC-V 内核的处理器,基于 Verilog 硬件设计语言实现,五级流水线设计,支持 RV32IM 指令集,支持中断,支持 RT-Thread Nano 3.1.5
RISC-V Linux 内核兴趣小组协作仓库;泰晓社区已推出专用 RISC-V 实验盘和实验箱,欢迎移步泰晓科技 B 站工房选购,https://space.bilibili.com/687228362