基于QT开发的可视化FPGA-EDA软件

一篇全面的 Bluespec SystemVerilog (BSV) 中文教程，介绍了BSV的调度、FIFO数据流、多态等高级特性，展示了BSV相比于传统Verilog开发的优势。

FPGA 工程开发实践项目。

三种哈希表的Verilog硬件实现结构

xilinx FPGA模块 1.async_fifo(异步FIFO)

FPGA基础项目学习

开源的FIR滤波器

Verilog功能模块

完整项目，UVC摄像头，IMX219(索尼) ->（MIPI）进入FPGA ->FX3(USB PHY)出去，实现整个数据流

简简单单的一些VHDL代码

F-I-L是一个FPGA平台的开源的图像处理库，已经拥有了许多常用操作，并在不断更新中。这些操作被以IP核的形式进行了封装，遵循同一种规范化的接口，同时具有流水线和请求响应两种使用模式。

本项目基于zynq-7020(正点原子启明星+OV5640+4.3'800x480)实现了ISP图像处理(将ov5640的isp关闭，在7020上实现ISP功能)，输出到LCD和HDMI，软件基于SDK裸机开发

在FPGA上搭建Cortex-M3软核、图像协处理器，通过OV5640采集车牌图像，实现车牌的识别与结果显示。基于Altera DE1 FPGA，依据AHB-Lite总线，将LCD1602、RAM、图像协处理器等外设挂载至M3。视频采集端，设计读写FiFo、SDRAM读写、灰度处理、二值化、VGA显示等。最终将400位宽的结果（20张车牌）存储在RAM中，通过AHB总线由M3调用并显示识别结果。

1000M以太网交换机，支持多种市场化功能，与商业交换机更接近，功能更丰富

The VD100 development board is based on the Xilinx Versal AI Edge series chip xcve2302 and is designed with a core board and a bottom board.