代码拉取完成,页面将自动刷新
# See LICENSE for license details.
#--------------------------------------------------------------------
# Build Verilog
#--------------------------------------------------------------------
$(generated_dir)/$(MODEL).$(CONFIG).sv: $(chisel_srcs)
cd $(base_dir) && mkdir -p $(generated_dir) && $(SBT) "run $(CHISEL_ARGS) --configDump --noInlineMem"
cd $(generated_dir) && \
if [ -a $(MODEL).$(CONFIG).conf ]; then \
$(mem_gen) $(generated_dir)/$(MODEL).$(CONFIG).conf >> $(generated_dir)/$(MODEL).$(CONFIG).sv; \
fi
$(generated_dir)/consts.vh: $(generated_dir)/$(MODEL).$(CONFIG).sv
echo "\`ifndef CONST_VH" > $@
echo "\`define CONST_VH" >> $@
sed -r 's/\(([A-Za-z0-9_]+),([A-Za-z0-9_]+)\)/ `define \1 '\''d\2/' \
$(generated_dir)/$(MODEL).$(CONFIG).prm >> $@
echo "\`endif // CONST_VH" >> $@
$(generated_dir)/dev_map.vh: $(generated_dir)/$(MODEL).$(CONFIG).sv
echo "\`ifndef DEV_MAP_VH" > $@
echo "\`define DEV_MAP_VH" >> $@
sed -r 's/#define ([A-Za-z0-9_]+) 0x([A-Za-z0-9_]+)/ `define \1 '\''h\2/' \
$(generated_dir)/$(MODEL).$(CONFIG).dev_map.h >> $@
echo "\`endif // DEV_MAP_VH" >> $@
$(generated_dir)/dev_map.h: $(generated_dir)/$(MODEL).$(CONFIG).sv
echo "#ifndef DEV_MAP_HEADER" > $@
echo "#define DEV_MAP_HEADER" >> $@
sed -r 's/#define ([A-Za-z0-9_]+) 0x([A-Za-z0-9_]+)/ #define \1 0x\2llu/' \
$(generated_dir)/$(MODEL).$(CONFIG).dev_map.h >> $@
echo "#endif // DEV_MAP_HEADER" >> $@
# emacs local variable
# Local Variables:
# mode: makefile
# End:
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。