小麻雀处理器SparrowRV采用RISC-V架构，支持RV32IMZicsr指令集，2级流水线，哈佛结构，配有中断系统。MCU级别的处理器，麻雀虽小，五脏俱全。
最近更新:
6小时前
仿真狗提供了图形化的iverilog仿真操作界面，不需要去折腾晦涩难懂的命令，萌新也能轻松完成RTL仿真流程。
最近更新:
5个月前
使用Verilog实现PWM调制，伪PDM调制(计数器反转)，Sigma-Delta调制PDM
最近更新:
10个月前
iverilog镜像仓库，用于个人的环境搭建，不会轻易变动，可放心使用。
最近更新:
12个月前
纯verilog构建异步fifo，附带仿真脚本。读写端口各有一组时钟、读写使能、读写端口、满空指示、fifo使用量。源码结构清晰，注释完备，易于理解。
最近更新:
1年前
Verilog编写，可用于FPGA的整数开根号计算模块
最近更新:
1年前
CIC抽取滤波器的实例，使用iverilog仿真通过
最近更新:
1年前
Σ-Δ(Sigma-Delta)ADC模型，Sigma Delta 移植来自lattice提供的方案，实现模数转换
最近更新:
1年前
使用SV编写的两层状态机LCD1602驱动软核，可以自动完成初始化，刷屏等工作。使用者仅需要像读写SRAM一样向显示存储器写入数据，封装了复杂的控制逻辑。
最近更新:
1年前
从零写一个16位处理器，采用自主设计的大黄鸭指令集，单周期3级流水线，8位指令双发射。配套大黄鸭汇编器，简化程序开发。目前主体设计已完成，大家的支持是我前进的动力。
最近更新:
1年多前
