FPGA-liteCAN

基于 FPGA 的轻量级CAN总线控制器

简介

CAN总线作为工业和汽车领域最常用的通信总线，具有拓扑结构简洁、可靠性高、传输距离长等优点。CAN总线的非破坏性仲裁机制依赖于帧ID，CAN2.0A和CAN2.0B分别规定了11bit-ID(短ID) 的标准帧和29bit-ID(长ID) 的扩展帧，另外，还有远程帧这种数据请求机制。关于CAN总线的更多知识可以参考这个科普文章。

CAN总线的复杂机制决定了控制器设计的复杂性。本库实现了一个轻量化但完备的CAN控制器，特点如下：

• 本地ID可固定配置为任意短ID。
• 发送 : 仅支持以本地ID发送数据长度为4Byte的帧。
• 接收 : 支持接收短ID或长ID的帧，接收帧的数据长度没有限制 (即支持 0~8Byte ) 。
• 接收帧过滤 : 可针对短ID和长ID独立设置过滤器，只接收和过滤器匹配的数据帧。
• 自动响应远程帧 : 当收到的远程帧与本地ID匹配时，自动将发送缓存中的下一个数据发送出去。若缓存为空，则重复发送上次发过的数据。
• 平台无关 ：纯 RTL 编写 (SystemVerilog)，可以在 Altera 和 Xilinx 等各种 FPGA 上运行。

设计文件说明

设计相关的4个文件在 RTL 文件夹中，各文件功能如下表。你只需将以上4个文件包含进工程，就可以调用can_top.sv进行更高层次的CAN通信业务的二次开发。

仿真文件说明

仿真相关的3个文件在 TB 文件夹中，各文件功能如下表。如果你想了解本控制器的工作原理，或学习CAN总线时序，可以将以下3个仿真文件和以上4个设计文件包含进工程，并以tb_can_top.sv作为顶层进行仿真。

仿真顶层tb_can_top.sv描述了4个CAN总线设备互相进行通信的场景，每个设备都是一个can_top.sv的例化，图1是每个设备的详细属性，各个设备互相接收的关系可以画成左侧的箭头图，箭头代表了各个设备之间的接收关系。另外，每个CAN设备的驱动时钟并不严格是50MHz，而是有不同的±1%的偏移，这是为了模拟更糟糕的实际情况下，CAN控制器的“下降沿对齐”机制能否奏效。

图1：仿真中的4个CAN设备的详细参数

这些CAN设备的本地ID和接收的ID的配置方法详见详见顶层模块说明，这里不多赘述。

顶层模块说明

本节介绍如何使用can_top.sv ，它的接口如下表。

接入CAN总线

can_top.sv的can_rx和can_tx接口需要引出到FPGA引脚上，并接CAN-PHY，如图2。

图2：接入CAN总线的方式

注：这里注意一个坑，虽然FPGA的引脚(can_rx,can_tx)可以是3.3V电平的，但CAN-PHY的电源必须是5V的，否则对CAN总线的驱动力不够。另外，CAN-PHY要和FPGA共地。

用户发送接口

can_top.sv的 tx_valid, tx_ready, tx_data 构成了类似 AXI-Stream 的流式输入接口，它们都与clk的上升沿对齐，用于向发送缓存中写入一个数据。只要发送缓冲区不为空，其中的数据会逐个被CAN控制器发送到CAN总线上。

tx_valid 和 tx_ready 是一对握手信号，波形如下图，只有当 tx_valid 和 tx_ready 都为1时，tx_data 才被写入缓存。tx_ready=0 说明缓存已满，此时即使 tx_valid=1 ，也无法写入缓存。不过，当发送频率不高而不至于让CAN总线达到饱和时，可以不用考虑缓存满（即tx_ready=0）的情况。

下图中，D0,D1,D2这3个数据被写入缓存，D0写入后，缓存已满，导致tx_ready=0，之后的3个周期D1都没有成功写入，但在第4个时钟周期tx_ready变成1，D1被写入。之后发送方主动空闲2个时钟周期后，D3也被写入。

每个数据都是4Byte(32bit)的，只要FIFO不为空，该CAN控制器就自动地每次发送一个帧，每帧一个数据，帧数据长度为4Byte。

          _    __    __    __    __    __    __    __    __    __    __    __
 clk       \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \
                      _____________________________             _____
tx_valid  ___________/                             \___________/     \________
          _________________                   ________________________________
tx_ready                   \_________________/
                      _____ _______________________             _____
tx_data   XXXXXXXXXXXX__D0_X___________D1__________XXXXXXXXXXXXX__D3_XXXXXXXXX

用户接收接口

can_top.sv的 rx_valid, rx_last, rx_data, rx_id, rx_ide 构成了接收接口，它们都与clk的上升沿对齐。

当CAN总线上收到了一个与ID过滤器匹配的数据帧后，会将这一帧的字节逐个发送出来。设数据帧长为n字节，则rx_valid上会连续产生n个周期的高电平，同时rx_data上每拍时钟会产生一个收到的数据字节，在最后一拍会让rx_last=1，指示一帧的结束。在整个过程中，rx_id上出现该帧的ID（若为短ID，则只有低11bit有效），同时，rx_ide指示该帧为长ID还是短ID。

接收接口的波形图举例如下，该例中模块先后收到了一个短ID的，数据长度为4的数据帧，和一个长ID的，数据长度为2的数据帧。

             __    __    __    __    __    __    __    __    __    __    __
 clk      __/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \_
                    _______________________             ___________
rx_valid  _________/                       \___________/           \_________
                                      _____                   _____
rx_last   ___________________________/     \_________________/     \_________
                    _____ _____ _____ _____             _____ _____
rx_data   XXXXXXXXXX__0__X__1__X__2__X__3__XXXXXXXXXXXXX__0__X__1__XXXXXXXXXX
                    _______________________             ___________
rx_id     XXXXXXXXXX__________ID1__________XXXXXXXXXXXXX____ID2____XXXXXXXXXX
                                                        _____________________
rx_ide    _____________________________________________/

与发送接口不同，接收接口无握手机制，只要收到数据就让rx_valid=1来发出，不会等待接收方是否能接受。

配置本地ID

can_top.sv 有一个11bit的参数(parameter)叫 LOCAL_ID，它决定了该模块发送的帧的ID；同时，当can_top接收的远程帧的ID与LOCAL_ID匹配时，就会进行响应(ACK)，并自动回复一个数据帧（如果发送缓存为空，则自动重复回复上次发过的数据）。

配置ID过滤器

can_top.sv 的 RX_ID_SHORT_FILTER 和 RX_ID_SHORT_MASK 参数用来配置短ID过滤器。设收到的数据帧的ID是rx_id(短)，匹配表达式为：

rx_id & RX_ID_SHORT_MASK == RX_ID_SHORT_FILTER & RX_ID_SHORT_MASK

以上表达式满足 Verilog 或 C 语言的语法。表达式为真时，rx_id与过滤器匹配，这样的数据帧才能被模块响应(ACK)，并将其数据转发到用户接受接口上。表达式为假时，rx_id与过滤器不匹配，该数据帧不仅不会被响应(ACK)，也不会被转发到用户接受接口上。

同理，RX_ID_LONG_FILTER 和 RX_ID_LONG_MASK 参数用来配置长ID过滤器。设收到的数据帧的ID是rx_id(长)，匹配表达式为：

rx_id & RX_ID_LONG_MASK == RX_ID_LONG_FILTER & RX_ID_LONG_MASK

MASK 参数可以被称为通配掩码，掩码=1的位必须匹配 FILTER ，掩码=0的位我们不在乎，既可以匹配1也可以匹配0。

例如你想接收 0x122, 0x123, 0x1a2, 0x1a3 这4种短ID，则可配置为：

RX_ID_SHORT_FILTER = 11'h122,
RX_ID_SHORT_MASK   = 11'h17e

配置时序参数

can_top.sv 的 default_c_PTS, default_c_PBS1, default_c_PBS2 这3个时序参数决定了CAN总线上的一个位的3个段(PTS段, PBS1段, PBS2段)的默认长度，这3个段的含义详见这个科普文章。总的来说，分频系数计算如下：

分频系数 = default_c_PTS + default_c_PBS1 + default_c_PBS2 + 1

而CAN总线的波特率计算方法为：

CAN波特率 = clk频率 / 分频系数

例如，在 clk=50MHz 的情况下，可以使用如下参数组合来配置出各种常见的波特率。

示例程序

quartus_example 文件夹里是一个调用 can_top.sv 进行简单的CAN通信的案例，该工程使用 quartus II 13.1 建立，并在 EP4CE6E22 FPGA 上运行（当然你也可以改改让它在自己的FPGA上运行）。

该案例每 1s 向 can_top 的发送缓存中送入一个递增的数据；同时，将CAN接收到的数据通过 UART 发送给电脑（不方便接UART可以不接，并不重要）。 can_top 的本地ID配置为 0x456 ，ID过滤器被配置为只接收短ID=0x123或长ID=0x12345678的数据帧。

该案例中，CAN的波特率为1M，UART的波特率为115200

图3：硬件连接

我在测试该例子时，将FPGA通过CAN-PHY模块与一台USB-CAN调试器相连，如图3。然后编译工程并下载FPGA。然后配合USB-CAN调试器的配套软件，可以看到如下现象：

• 每一秒会收到一个 FPGA 发来的帧，数据长度DLC=4，值递增。如图4中没框的部分。
• 发送短ID=0x123或长ID=0x12345678的数据帧，会显示“发送成功”，如图4中蓝框的部分，说明该帧被 FPGA 响应了。同时，在UART上可以监听到数据内容。
• 发送短ID=0x456的远程帧，FPGA 会立即响应一个数据帧，如图4中红框的部分。

图4：USB-CAN调试器的配套软件上观察到的现象