代码拉取完成,页面将自动刷新
一个8位加法器的UVM验证实例
uvm-adder/
├── doc
├── README.en.md
├── README.md
├── rtl
│ └── adder.v
└── sim
├── run
│ ├── makefile
│ └── runlist
└── tb
├── env
│ ├── agent_in.sv
│ ├── agent_out.sv
│ ├── driver_dut.sv
│ ├── driver_in.sv
│ ├── env.sv
│ ├── monitor_in.sv
│ ├── monitor_out.sv
│ ├── ref_model.sv
│ ├── scoreboard.sv
│ ├── sequencer.sv
│ ├── transaction_in.sv
│ ├── transaction_out.sv
│ └── virtual_sqr.sv
├── interface
│ └── interface.sv
├── seq
│ └── add_base_sequence.sv
├── tests
│ ├── base_test.sv
│ ├── order_data_add_test.sv
│ └── random_data_add_test.sv
└── top
├── rtl.f
├── tb_top.sv
└── test_top.sv
功能概览
信号列表
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。