纯verilog构建异步fifo，附带仿真脚本。读写端口各有一组时钟、读写使能、读写端口、满空指示、fifo使用量。源码结构清晰，注释完备，易于理解。
纯verilog构建异步fifo，附带仿真脚本。读写端口各有一组时钟、读写使能、读写端口、满空指示、fifo使用量。源码结构清晰，注释完备，易于理解。
使用SV编写的两层状态机LCD1602驱动软核，可以自动完成初始化，刷屏等工作。使用者仅需要像读写SRAM一样向显示存储器写入数据，封装了复杂的控制逻辑。
ESP32无线调试器，成本低廉，能无线调试Xilinx FPGA。受到Vivado的直接支持，具有智能配网，显示IP等功能。基于Arduino开发，可移植性强，支持ESP32任意型号。
最近一年贡献：619 次
最长连续贡献：26 日
最近连续贡献：2 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request，其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。
